并行TCSPC时间相关单光子计数器的多通道时间串扰抑制与解耦方法

并行TCSPC时间相关单光子计数器的多通道时间串扰抑制与解耦方法

摘要：并行时间相关单光子计数器（并行TCSPC）依托多通道同步时序采集能力，适配SPAD阵列、多路荧光寿命成像、单光子面阵激光雷达等弱光并行探测场景，是当前单光子计数系统的主流发展方向。但多通道架构下普遍存在时间串扰问题，通道间容性/感性电磁耦合、SPAD像素光串扰、时序链路偏移、死时间与光子堆积的耦合效应，会造成光子时间戳错配、寿命拟合失真、符合计数虚高，直接限制系统的皮秒级时间精度。本文从串扰机理分类、硬件隔离抑制方案、时序校准解耦算法、工程验证与选型边界四个维度，系统梳理并行TCSPC多通道时间串扰的抑制与解耦思路，结合一启多停（One-Start-Multi-Stop）工作模式、高饱和计数率、长时间流式时间戳采集等工程实际条件，对比不同方案的适用场景、优势与局限，为FLIM、单光子激光雷达、量子符合测量等应用的并行TCSPC系统搭建与数据校正提供可落地的技术参考。

关键词：光子计数器，时间相关单光子计数器，时间相关计数器，单光子计数系统

一、为什么并行TCSPC会产生特殊的“时间串扰”

传统单通道时间相关单光子计数器只需要记录激光触发信号与单光子到达信号的时间差，误差来源集中在探测器抖动、TAC/TDC固有时间抖动、时钟噪声，不存在通道间耦合问题。当扩展为数十乃至上百通道并行采集时，这类时间相关计数器普遍采用一启多停工作模式，共用同一路Start同步触发信号，多路Stop光子输入通道同步工作，所有通道共享同一套激光同步时钟、供电网络、读出总线，时序信号高密度并行传输，串扰不再是简单的幅度噪声，而是会在时间维度上制造虚假光子触发、时间戳偏移、跨通道误计数，也就是时间域串扰，这也是并行架构的光子计数器区别于普通多通道采集系统的核心难点。

并行单光子计数系统的时间串扰可以划分为三大类，三者往往叠加出现：第一类是电学串扰，并行走线之间的电容耦合、电感耦合，一条通道的雪崩脉冲边沿在相邻通道时序链路感应出伪触发信号，被TDC识别为一次光子到达事件；第二类是光学串扰，SPAD阵列像素雪崩时产生的次级发光光子被邻近像素接收，触发相邻通道的虚假计时；第三类是时序耦合串扰，各通道TDC时间桶宽度不一致、传输路径固有延时差异、通道间死时间与光子堆积效应互相干扰，即便没有电磁、光学泄漏，也会造成直方图对齐错乱，表现为等效的串扰特征。

在高饱和计数率工况下，通道脉冲切换频繁，电源轨与信号走线的瞬态噪声进一步放大电学串扰效应。这类时间串扰的隐蔽性很强：它不会完全淹没信号，而是在时间相关直方图、符合计数曲线上多出虚假相关峰，在荧光寿命拟合时引入一个额外的短寿命分量，在远距离单光子测距中带来随机测距跳变。在弱光子、低计数率场景，真实信号本身稀少，串扰带来的虚计数占比会显著上升，甚至完全改变测量结论。而流式时间戳采集模式虽然完整保存每个光子事件的到达时刻，为后续算法校正提供原始素材，但并不消除硬件层面原生的串扰伪事件。

二、硬件层面：从源头抑制通道间耦合串扰

串扰治理优先遵循“硬件隔离前置、算法校正兜底”的原则，硬件方案的目标是切断电、光两条耦合通路，降低原始串扰概率，减少后端算法的校正压力。

在电学串扰抑制上，主流工程方案包含时序分区布线、独立参考地网络、隔离触发接口三部分。FPGA或ASIC架构的并行时间相关单光子计数器，不同通道的TDC读出链路分组布局，高速Stop光子信号与Start同步时钟做差分信号传输，利用差分对的共模抑制能力削弱相邻走线耦合噪声；模拟前端、淬灭电路、数字TDC采用分区供电，在各通道电源引脚增加高频去耦电容，避免脉冲电流通过电源轨串扰到其他通道。对于高密度阵列读出，还可以采用通道选通隔离机制：当某一通道发生雪崩触发时，临时屏蔽邻近通道的触发窗口，避免感应脉冲被识别为有效光子事件。对于多通道光子计数器，SMA独立输入接口可以减少信号之间的外部耦合，内置高稳定恒温晶振、内外参考时钟切换设计，保障全局时间基准一致性，降低共时钟链路引入的串扰噪声。

光学串扰主要针对SPAD阵列集成的并行单光子计数系统。硬件手段包括像素之间设置深沟槽隔离结构，吸收雪崩产生的次级光子；在像素上方增加光学挡光层，抑制横向光泄漏；合理控制SPAD过偏压，降低雪崩发光强度。需要注意，光学串扰和电学串扰有不同的统计特征：电学串扰几乎和主通道触发同步，时间偏移很小；而次级光子的传播、吸收存在随机延时，光学串扰的虚假计数在时间直方图上呈现一个展宽的分布，这一特征也为后续算法解耦提供区分依据。

硬件抑制存在明显边界：布线、隔离结构会增大芯片与电路板面积，提升系统复杂度；在大规模阵列（32通道、64通道以上）中，无法做到完全隔离，残留串扰无法彻底消除，因此必须配合时序校准与解耦算法。同步天下SYN5648型时间相关单光子计数器，支持最大64通道一启多停并行采集，单通道1ps时间分辨率、最高70Mcps饱和计数率，可实现最长26000s连续时间戳记录，其硬件层面通过分区电源、分组时序布线、SMA独立信号接口，对原生通道间电学串扰进行源头抑制，同时依靠上位机完整的数据导出回放能力，支撑后续串扰解耦算法的离线运算与验证。

三、时序校准与数据解耦算法：对齐时间基准、剥离虚假相关

硬件隔离之后，残留串扰、通道固有时间偏置、时间桶失配，依靠算法完成解耦，也是当前并行时间相关计数器研究的重点方向。这一类方法不改变硬件结构，通过标定、矩阵反演、时间尺度映射，把混叠在一起的真实光子计数与串扰虚计数分离开。

3.1 多通道统一时间基准标定

并行时间相关单光子计数器每个TDC通道存在固有差异：时间桶宽度不一致、信号走线带来固定时间偏移。如果直接把各通道直方图叠加，会出现峰展宽、伪峰，和串扰效果高度相似。标准标定流程是向全部通道同步输入两组已知固定延时的参考脉冲，采集每个通道的响应直方图，拟合得到每一路通道的时间桶缩放系数与固定偏移量，建立从各通道本地时间轴到全局统一参考时间轴的映射关系，将所有光子时间戳归一化到同一个时间刻度上，消除通道本身时序失配带来的等效串扰。设备支持外接10MHz外部参考时钟输入，可完成多通道时间基准的外部标定校准，保证多通道时间轴的一致性。

3.2 串扰响应矩阵建模与反演解耦

串扰本身具备线性统计特性：主通道每产生一次有效光子事件，会以固定概率在邻近通道产生虚计数。实验上通过单通道单独入射标准光源，测量所有通道的计数增量，构建串扰概率矩阵。在正式测量时，采集到的原始计数向量等于真实信号向量乘以串扰矩阵，通过矩阵求逆或者正则化反演，剥离跨通道泄漏分量，恢复各通道无串扰的原始光子到达分布。该方法适合串扰概率稳定、不随计数率剧烈变化的系统，广泛用于多路FLIM、多光谱单光子计数系统探测。

3.3 时间戳流式筛选与符合窗口约束

新一代流式时间戳时间相关计数器会保存每一个光子的绝对到达时间，而不是只输出累积直方图。基于时间戳可以设置动态符合窗口：只有满足预设时间差约束的事件才判定为有效相关事件，剔除和主通道触发严格同步、超出物理合理时间范围的虚假串扰事件。相比直方图校正，流式处理保留了光子时序的全部信息，适合动态、时变的弱光实验，比如单分子荧光、纠缠光子符合测量；缺点是对存储带宽、实时算力要求更高，在高计数率场景会带来巨大的数据吞吐压力。长时程连续时间戳记录能力，给长时序实验下的串扰统计分析提供完整原始事件集，便于统计串扰事件的时间分布特征。

3.4 死时间与堆积效应的耦合校正

并行通道之间死时间、光子堆积不是独立的：一个通道的高计数会改变公共电源噪声基底，间接抬高相邻通道的误触发概率，属于动态耦合串扰。这类串扰无法用固定串扰矩阵描述，需要引入辅助直方图实时表征各通道的忙闲状态，建立随计数率变化的动态校正模型，在高光子通量场景下修正堆积畸变与跨通道耦合偏差。尤其在70 Mcps量级高饱和计数率条件下，光子堆积—串扰耦合畸变会显著增强，固定矩阵校正误差增大，动态校正模型的必要性进一步凸显。

四、不同方案的取舍与工程选型边界

不存在一种串扰抑制方案适配全部并行时间相关单光子计数器场景，需要结合目标通道数量、计数率、时间精度需求权衡。

对于中小通道数（4~8通道）、台式荧光寿命成像系统，优先采用差分布线+独立模拟前端的硬件隔离，配合固定矩阵标定解耦，实现简单稳定，实时性好；对于大规模SPAD面阵单光子计数系统激光雷达，光学串扰占比突出，需要在探测器芯片端增加沟槽隔离，同时使用流式时间戳+动态窗口筛选，抑制强光背景下的虚假测距点；对于量子光学符合测量，对虚假符合峰极度敏感，除硬件隔离外，必须采用高精度全局时钟同步+多次标定，严格量化串扰带来的符合对比度衰减。

同时要认清局限：硬件隔离会牺牲集成度，复杂的反演算法会引入模型误差；当串扰概率过高（超过百分之几）时，算法解耦的信噪比会急剧恶化，校正结果不可靠。工程上的通用准则是硬件将串扰概率压低到0.5%以内，再使用算法做精细解耦，这是兼顾体积、成本、测量精度的最优区间。便携式机箱、低功耗整机设计，方便在实验室与外场环境完成串扰标定与现场实验测试，避免设备温漂引入额外时序偏差。

五、总结与发展趋势

并行时间相关单光子计数器是单光子探测走向阵列化、成像化的核心器件，而多通道时间串扰是制约其皮秒级时序精度的核心瓶颈。电学耦合、光学泄漏、时序链路失配、死时间耦合四类效应交织，形成独特的时间域串扰，区别于传统模拟信号幅度串扰。当前成熟的技术路线是硬件源头隔离抑制耦合通路，配合统一时间轴标定、串扰矩阵反演、流式时间戳筛选、动态堆积校正完成解耦。在一启多停并行工作模式下，高计数率会加剧串扰—堆积耦合效应，长时程时间戳采集则为数据分析与校正提供完整原始事件数据。

未来的发展方向集中在两个方向：一是在CMOS SPAD-TCSPC一体化芯片内部，将TDC与淬灭电路做像素级隔离，从芯片架构层面压低原生串扰；二是利用轻量深度学习模型，直接从原始时间戳数据中识别、分离不同来源的串扰事件，适配随环境、计数率动态变化的非稳态串扰，进一步降低标定工作量，推动并行光子计数器在活体快速FLIM、固态单光子雷达、量子光子表征等前沿场景规模化落地。

参考文献

[1] Becker W. Advanced Time-Correlated Single Photon Counting Techniques[M]. Berlin: Springer, 2005.

[2] Isbaner S, et al. Fully parallel correction algorithm for real-time distortion-free TCSPC operation via direct dead time measurement[J]. Optics Express, 2024, 32(17): 29872-29888.

[3] Acconcia G, et al. Improving the counting efficiency in time-correlated single photon counting experiments by dead-time optimization[J]. Review of Scientific Instruments, 2015, 86(11): 113103.

[4] Labanca I, et al. Inter-pixel cross-talk as background to two-photon interference effects in SPAD arrays[J]. IEEE Transactions on Quantum Engineering, 2024, 5: 1-12.

[5] Bruschini C, et al. Single-photon avalanche diode imagers for time-resolved imaging: a review[J]. Sensors, 2019, 19(24): 5384.

[6] 王兆华, 何伟基, 陈钱. 基于SPAD阵列的并行TCSPC读出与串扰特性研究[J]. 红外与激光工程, 2022, 51(8): 20210678.